问题 更新时间2023/4/3 12:59:00 10、在 Verilog 中定义了宏名`define sum a+b+c 下面宏名引用正确的是（ ） A、out=’sum+d; B、out=sum+dC、out=`sum+d; D、都正确 答案 登录 注册 A 出自：学起plus弘成 >> 武汉科技大学会计学
问题 更新时间2023/4/3 12:59:00
搜题
搜题
问题 更新时间2023/4/3 12:59:00
答案