在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为( )
(A) 16
(B) 4
(C) 8
(D) 2
答案是：D
更新时间:2023/10/17 10:11:00
出自:新疆工程学院数字电子技术
若要将一异或非门当作反相器(非门)使用，则输入端A、B端的连接方式是( )
(A) A或B中有一个接“1”
(B) A或B中有一个接“0”
(C) A和B并联使用
(D) 不能实现
答案是：B
更新时间:2023/10/17 10:11:00
出自:新疆工程学院数字电子技术
一个八位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为( )
(A) 11001111
(B) 11110100
(C) 11110010
(D) 11110011
答案是：B
更新时间:2023/10/17 10:11:00
出自:新疆工程学院数字电子技术
在不影响逻辑功能的情况下，CMOS与非门的多余输入端可( )
(A) 接高电平
(B) 接低电平
(C) 悬空
(D) 通过电阻接地
答案是：A
更新时间:2023/10/17 10:10:00
出自:新疆工程学院数字电子技术
以下描述一个逻辑函数的方法中，( )只能唯一表示
(A) 表达式
(B) 逻辑图
(C) 真值表
(D) 波形图
答案是：C
更新时间:2023/10/17 10:10:00
出自:新疆工程学院数字电子技术
下列说法正确的是
(A) 主从JK触发器没有空翻现象
(B) JK之间有约束
(C) 主从JK触发器的特性方程是CP上升沿有效
(D) 以上都正确
答案是：A
更新时间:2023/10/17 10:10:00
出自:新疆工程学院数字电子技术
Y （A，B，C，）=∑m（0，1，2，3）逻辑函数的化简式
(A) Y （A，B，C，）=∑m（0，1，2，3）逻辑函数的化简式
(B) Y=A+B
(C) Y=A
(D) 以上都不是
答案是：C
更新时间:2023/10/17 10:10:00
出自:新疆工程学院数字电子技术
寄存器、计数器属于（ ）
(A) 组合逻辑电路
(B) 时序逻辑电路
(C) 数模转换电路
(D) 以上都不是
答案是：B
更新时间:2023/10/17 10:10:00
出自:新疆工程学院数字电子技术
存储8位二进制信息要多少个触发器（ ）
(A) 2
(B) 3
(C) 4
(D) 8
答案是：D
更新时间:2023/10/17 10:10:00
出自:新疆工程学院数字电子技术
多谐振荡器可产生的波形是（ ）
(A) 正弦波
(B) 矩形脉冲
(C) 三角波
(D) 锯齿波
答案是：B
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
一个16选一的数据选择器，其地址输入（选择控制输入）端的个 数是（ ）
(A) 1
(B) 2
(C) 4
(D) 16
答案是：C
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
下列几种TTL电路中，输出端可实现线与功能的门电路是( )
(A) 或非门
(B) 与非门
(C) 异或门
(D) OC门
答案是：D
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
引起组合逻辑电路中竟争与冒险的原因是（ ）
(A) 逻辑关系错；
(B) 干扰信号；
(C) 电路延时；
(D) 电源不稳定
答案是：C
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
同步计数器和异步计数器比较，同步计数器的最显著优点是（ ）
(A) 工作速度高
(B) 触发器利用率高
(C) 电路简单
(D) 不受时钟CP控制
答案是：A
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
N个触发器可以构成能寄存多少位二进制数码的寄存器？（ ）
(A) N-1
(B) N
(C) N+1
(D) 2N
答案是：B
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
一个无符号10位数字输入的DAC，其输出电平的级数是（ ）
(A) 4
(B) 10
(C) 1024
(D) 100
答案是：C
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
要构成容量为4K×8的RAM，需要多少片容量为256×4的RAM？（ ）
(A) 2
(B) 4
(C) 8
(D) 32
答案是：D
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
随机存取存储器RAM中的内容，当电源断掉后又接通，则存储器中的内容将如何变换？（ ）
(A) 全部改变
(B) 全部为1
(C) 不确定
(D) 保持不变
答案是：C
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
用555定时器构成单稳态触发器，其输出的脉宽为（ ）
(A) 0.7RC；
(B) 1.1RC；
(C) 1.4RC；
(D) 1.8RC
答案是：B
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
要将方波脉冲的周期扩展10倍，可采用（ ）。
(A) 10级施密特触发器
(B) 10位二进制计数器
(C) 十进制计数器 B、
(D) 10位D/A转换器
答案是：C
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。
(A) 4
(B) 6
(C) 8
(D) 16
答案是：C
更新时间:2023/10/17 10:09:00
出自:新疆工程学院数字电子技术
相同为“0”不同为“1”它的逻辑关系是
(A) 或逻辑
(B) 与逻辑
(C) 异或逻辑
(D) 以上都不是
答案是：C
更新时间:2023/10/17 10:08:00
出自:新疆工程学院数字电子技术
一只四输入端与非门，使其输出为0的输入变量取值组合有（ ）种
(A) 15
(B) 8
(C) 7
(D) 1
答案是：D
更新时间:2023/10/17 10:08:00
出自:新疆工程学院数字电子技术
T触发器，在T=1时，加上时钟脉冲，则触发器
(A) 保持原态
(B) 置0
(C) 置1
(D) 翻转
答案是：D
更新时间:2023/10/17 10:08:00
出自:新疆工程学院数字电子技术
采用集电极开路的OC门主要解决了
(A) TTL门不能相“与”的问题
(B) TTL门的输出端不能“线与”的问题
(C) TTL门的输出端不能相“或”的问题
(D) TTL门能相“与”的问题
答案是：B
更新时间:2023/10/17 10:08:00
出自:新疆工程学院数字电子技术
D/A转换器能够将数字信号转变成
(A) 正弦信号
(B) 数字信号
(C) 模拟信号
(D) 数字信号和模拟信号
答案是：C
更新时间:2023/10/17 10:07:00
出自:新疆工程学院数字电子技术
多谐振荡器可产生
(A) 正弦波
(B) 矩形脉冲
(C) 三角波
(D) 正弦波和三角波
答案是：B
更新时间:2023/10/17 10:07:00
出自:新疆工程学院数字电子技术
下列几种TTL电路中，输出端可实现线与功能的电路是
(A) 或非门
(B) 与非门
(C) 异或门
(D) OC门
答案是：D
更新时间:2023/10/17 10:07:00
出自:新疆工程学院数字电子技术
对CMOS与非门电路，其多余输入端正确的处理方法是
(A) 通过大电阻接地（>1.5KΩ）
(B) 悬空
(C) 通过小电阻接地（<1KΩ）
(D) 通过电阻接V CC
答案是：D
更新时间:2023/10/17 10:07:00
出自:新疆工程学院数字电子技术
下列几种A/D转换器中，转换速度最快的是( )
(A) 并行A/D转换器
(B) 计数型A/D转换器
(C) 逐次渐进型A/D转换器
(D) 双积分A/D转换器
答案是：A
更新时间:2023/10/17 10:07:00
出自:新疆工程学院数字电子技术
4个触发器构成的8421BCD码计数器，共有( )个无效状态
(A) 6
(B) 8
(C) 10
(D) 12
答案是：A
更新时间:2023/10/17 10:07:00
出自:新疆工程学院数字电子技术
以下哪一条不是消除竟争冒险的措施( )
(A) 接入滤波电路
(B) 利用触发器
(C) 加入选通脉冲
(D) 修改逻辑设计
答案是：B
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
下列各式中哪个是四变量A、B、C、D的最小项？
(A) A′＋B′＋C
(B) AB′C
(C) ABC′
(D) ACD
答案是：C
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
组合逻辑电路的分析是指
(A) 已知逻辑要求，求解逻辑表达式并画逻辑图的过程
(B) 已知逻辑要求，列真值表的过程
(C) 已知逻辑图，求解逻辑功能的过程
(D) 以上都正确
答案是：C
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
正逻辑是指（ ）
(A) 高电平用“1”表示，低电平用“0”表示
(B) 高电平用“0”表示，低电平用“1”表示
(C) 高电平、低电平均用“1”或“0”表示
(D) 以上都正确
答案是：A
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
要将方波脉冲的周期扩展10倍，可采用
(A) 10级施密特触发器
(B) 10位二进制计数器
(C) 十进制计数器
(D) 10位D/A转换器
答案是：C
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
寄存器、计数器属于（ ）
(A) 组合逻辑电路
(B) 时序逻辑电路
(C) 数模转换电路
(D) 以上都不是
答案是：B
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
全加器是指（ ）的二进制加法器
(A) 两个同位的二进制数相加
(B) 两个二进制数相加
(C) 两个同位的二进制数及来自低位的进位三者相加
(D) 以上都不是
答案是：C
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
4选1数据选择器的输出表达式Y＝A1′A0′ D0＋A1′A0D1＋A1A0′ D2＋A1A0D3，若用该数据选择器实现Y＝A1′，则D0～D3的取值为
(A) D0 ＝D1＝1，D2＝D3＝0
(B) D0 ＝D1＝D2＝D3＝0
答案是：A
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
JK触发器用做 T′ 触发器时，输入端J、K的正确接法是
(A) J＝K
(B) J=K＝0
(C) J＝K＝1
(D) 以上都不是
答案是：C
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
按触发信号触发方式的不同来分，触发器有
(A) SR、JK、D、T、T′ 五类
(B) TTL、CMOS两类
(C) 电平触发、脉冲触发、边沿触发三类
(D) 以上都不是
答案是：C
更新时间:2023/10/17 10:06:00
出自:新疆工程学院数字电子技术
经过有限个CLK，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器
(A) 不能
(B) 能
(C) 不一定能
(D) 以上都不正确
答案是：B
更新时间:2023/10/17 10:05:00
出自:新疆工程学院数字电子技术
在二进制算术运算中1+1=
(A) 1
(B) 0
(C) 2
(D) 都不是
答案是：B
更新时间:2023/10/17 10:05:00
出自:新疆工程学院数字电子技术
3线—8线译码器处于译码状态时，当输入A2A1A0=001时，输出Y7.~Y0.=
(A) 11101111
(B) 10111111
(C) 11111101
(D) 11111100
答案是：C
更新时间:2023/10/17 10:05:00
出自:新疆工程学院数字电子技术
时序电路输出状态的改变
(A) 仅与该时刻输入信号的状态有关
(B) 仅与时序电路的原状态有关
(C) 与a、b皆有关
(D) 与a、b皆无关
答案是：B
更新时间:2023/10/17 10:05:00
出自:新疆工程学院数字电子技术
已知F＝(ABC＋CD)′，可以确定使F＝0的情况是
(A) A＝0，BC＝1
(B) B＝1，C＝1
(C) C＝1，D＝0
(D) BC＝1，D＝1
答案是：D
更新时间:2023/10/17 10:05:00
出自:新疆工程学院数字电子技术
函数F=AB+BC，使F=1的输入ABC组合为
(A) ABC=000
(B) ABC=010
(C) ABC=101
(D) ABC=110
答案是：D
更新时间:2023/10/17 10:04:00
出自:新疆工程学院数字电子技术
四个触发器组成的环行计数器最多有( )个有效状态
(A) 4
(B) 6
(C) 8
(D) 16
答案是：D
更新时间:2023/10/17 10:04:00
出自:新疆工程学院数字电子技术
请判断以下哪个电路不是时序逻辑电路
(A) 计数器
(B) 寄存器
(C) 译码器
(D) 触发器
答案是：C
更新时间:2023/10/17 10:04:00
出自:新疆工程学院数字电子技术
电路输入为某种BCD码，要用七段数码显示，为此需要用到
(A) 4-7线译码器
(B) 4-5线译码器
(C) 4-2线译码器
(D) 4-1线译码器
答案是：A
更新时间:2023/10/17 10:04:00
出自:新疆工程学院数字电子技术
下列各门电路中，输出端可直接直连，实现线与的是
(A) 一般TTL与非门
(B) 集电极开路TTL与非门
(C) 一般CMOS与非门
(D) 一般TTL或非门
答案是：B
更新时间:2023/10/17 10:04:00
出自:新疆工程学院数字电子技术
用256*4位的RAM扩展成2048*12位RAM，每条I/O总线上并连了几条数据线
(A) 24
(B) 12
(C) 8
(D) 4
答案是：C
更新时间:2023/10/17 10:04:00
出自:新疆工程学院数字电子技术
在不影响逻辑功能的情况下，CMOS与非门的多余输入端可
(A) 接高电平
(B) 接低电平
(C) 悬空
(D) 通过电阻接地
答案是：A
更新时间:2023/10/17 10:04:00
出自:新疆工程学院数字电子技术
一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出
(A) 4
(B) 6
(C) 8
(D) 16
答案是：C
更新时间:2023/10/17 10:04:00
出自:新疆工程学院数字电子技术
L=AB+C 的对偶式为
(A) A+BC
(B) （ A+B ） C
(C) A+B+C
(D) ABC
答案是：B
更新时间:2023/10/17 10:03:00
出自:新疆工程学院数字电子技术
半加器和的输出端与输入端的逻辑关系是
(A) 与非
(B) 或非
(C) 与或非
(D) 异或
答案是：D
更新时间:2023/10/17 10:03:00
出自:新疆工程学院数字电子技术
TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1A 0 =101 时，输出
(A) 00100000
(B) 11011111
(C) 11110111
(D) 000
答案是：B
更新时间:2023/10/17 10:03:00
出自:新疆工程学院数字电子技术
属于组合逻辑电路的部件是
(A) 编码器
(B) 寄存器
(C) 触发器
(D) 计数器
答案是：A
更新时间:2023/10/17 10:03:00
出自:新疆工程学院数字电子技术
存储容量为8K×8位的ROM存储器，其地址线为（ ）条
(A) 8
(B) 12
(C) 13
(D) 14
答案是：C
更新时间:2023/10/17 10:03:00
出自:新疆工程学院数字电子技术
一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（ ）V
(A) 1.28
(B) 1.54
(C) 1.45
(D) 1.56
答案是：C
更新时间:2023/10/17 10:03:00
出自:新疆工程学院数字电子技术 目前为： 1/2 页 首页 上页 下页 尾页