组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
主从触发器存在“一次翻转”现象。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
证明两个函数是否相等，只要比较它们的真值表是否相同即可。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在与门电路后面加上非门，就构成了与非门电路。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在全部输入是“0”的情况下，函数 运算的结果是逻辑“0”。
答案是：错误
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在带符号数的代码表示中，符号位是用“0”或“1”表示的。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
用数据选择器可实现时序逻辑电路。
答案是：错误
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
用PLD可以实现任何组合逻辑函数，PLD配合触发器可实现任何时序逻辑电路。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
用PLA实现逻辑函数时，首先将逻辑函数化简为最简与或式。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
一个触发器必须有两个稳定状态，可以表示两位二进制码。
答案是：错误
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
同步时序电路由组合电路和存储器两部分组成。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
数字系统由控制单元和信息处理单元组成。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述，它们在本质上是相通的，可以互相转换。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
时序电路不含有记忆功能的器件。
答案是：错误
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
十六路数据选择器的地址输入端有四个。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。
答案是：错误
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
任意的两个最小项之积恒为0。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
逻辑变量的取值，１比０大。
答案是：错误
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
简单PLD是由与阵列和或阵列构成的。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
计数器的模是指对输入的计数脉冲的个数。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
格雷码是一种可以发现一位单错的可靠性编码。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
方波的占空比为0.5。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
对任意一个最小项，只有一组变量取值使得它的值为1.
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
当传送十进制数5时，在8421奇校验码的校验位上值应为1。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
触发器有两个稳定状态，一个是现态，一个是次态。
答案是：错误
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
采用边沿触发器是为了防止空翻。
答案是：错误
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
ROM的逻辑结构可以看成一个与门阵列和一个或门阵列的组合。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
8421码1001比0001大。
答案是：错误
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
74LS163是集成4位二进制（十六进制）同步加法计数器。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
2421码是一种用二进制数表示十进制数的代码，且为有权码。
答案是：正确
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
3-8译码电路是（A ）译码器
答案是：三位二进制
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
数字电路中的三极管工作在（C ）。
答案是：饱和区或截止区
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在（ ）的情况下，函数 运算的结果是逻辑“1”
答案是：BCD
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
下列哪些信号不属于数字信号
答案是：ACD
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
组合逻辑电路的输出取决于（A ）
答案是：输入信号的现态
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
组合逻辑电路
答案是：没有记忆功能
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
只能读出不能写入，但信息可永久保存的存储器是（A ）
答案是：ROM
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
正逻辑是指（ C）
答案是：高电平用“1”表示，低电平用“0”表示
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在状态化简中，判断状态等效与状态相容时不同点是（ A）。
答案是：传递性
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在用跳跃的方法实现任意模数的计数器时，若Sa为起跳状态，则有（ C）。
答案是：预置位电平在Sa时有效
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在下列逻辑电路中，不是组合逻辑电路的有（A ）
答案是：寄存器
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
在n变量的逻辑函数F中，有（C ）。
答案是：若F所有Mi为1，则F为1
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（D ）个触发器。
答案是：8
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
要想把串行数据转换成并行数据，应选（ C）。
答案是：串行输入并行输出方式
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
下列哪些信号属于数字信号
答案是：时钟脉冲信号
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
为避免一次翻转现象，应采用（ D）触发器。
答案是：边沿
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（B ）
答案是：没有统一的时钟脉冲控制
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
通常寄存器应具有（D ）功能。
答案是：只有存数、取数和清零，没有置数
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
数字系统中，采用( C)可以将减法运算转化为加法运算。
答案是：补码
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
输入无反变量函数F的化简，讨论的是（ B）。
答案是：用禁止逻辑法寻找F的共享禁止项
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
使触发器呈计数状态的控制函数是（ A）。
答案是：J=K=1
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
时序逻辑电路中一定包含（ A）
答案是：触发器
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
十进制整数转换为二进制数一般采用（A ）
答案是：乘2取余法
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路
全加器的逻辑功能是
答案是：两个同位的二进制数及来自低位的进位三者相加
更新时间:2023/4/3 12:59:00
出自:西安交通大学——数字逻辑电路 目前为： 1/2 页 首页 上页 下页 尾页