要使用DAC0832实现数模转换，获得电压模拟量，必须外接集成运算放大器。且转换精度与集成运算放大器有关。( )
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（ ）
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
若构成时序逻辑电路的触发器的时钟信号不是同一外部时钟信号，那么这个电路就是异步时序逻辑电路。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
时序逻辑电路的分析是指，给定一个时序逻辑电路的逻辑原理图，通过分析说明它实现的逻辑功能。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
分析给定的时序逻辑电路时，（ ）可以用来表示时序逻辑电路中各个触发器次态与现态间的关系。
A、
状态表
B、
状态图
C、
时序图
D、
特性方程
答案是：ABC
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
分析给定的时序逻辑电路时，（ ）描述时序逻辑电路中各个触发器次态与现态间的关系。
A、
驱动方程
B、
时钟方程
C、
特性方程
D、
状态方程
答案是：D
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
Mealy型时序逻辑电路的输出与输入和触发器状态两者有关，而Moore型时序逻辑电路仅与触发器的状态有关。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
边沿D触发器和边沿JK触发器都可以作为时序逻辑电路的存储单元。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
同步时序电路是逻辑电路的存储单元使用同一种类型的触发器。
答案是：×
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
时序逻辑电路在逻辑功能上具有的特点是：任意时刻电路的稳定输出，不仅与该时刻各个输入变量的取值有关，而且还与电路原来的状态有关。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
时序逻辑电路包含组合电路为和存储单元，在时序逻辑电路中，组合电路可以没有，但存储单元却不可或缺。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
将边沿JK触发器的输入端J和输入端K相连接，即可构成边沿D触发器。
答案是：×
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
边沿JK触发器，具有的逻辑功能有（ ）
A、
置0
B、
置1
C、
翻转
D、
保持
答案是：ABCD
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
欲使边沿JK触发器随时钟边沿的变化，按Qn+1=1工作，需将JK触发器的输入端设置为（）
A、
J=0，K=0
B、
J=0，K=1
C、
J=1，K=0
D、
J=1，K=1
答案是：C
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
如图所示符号，属于（ ）的逻辑符号图
A、
上升沿触发的边沿D触发器
B、
下升沿触发的边沿D触发器
C、
上升沿触发的边沿JK触发器
D、
下升沿触发的边沿JK触发器
答案是：D
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
边沿触发器只有时钟脉冲上升沿或下降沿时，它的输出状态才有可能改变。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
上升沿触发的边沿D触发器在时钟脉冲CP上升沿到来前输入D=1，而在CP上升沿过后输入D变为0，请问，在这个CP上升沿后，下一个上升沿到来前，触发器状态为（ ）。
A、
0状态
B、
1状态
C
答案是：B
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
时钟脉冲的下升沿是指低电平变为高电平的动态过程。
答案是：×
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
时钟脉冲的上升沿是指低电平变为高电平的动态过程。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
在数字系统中，时钟脉冲信号本质上就是一定频率的矩形波。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
下列触发器中，没有约束条件的是（ ）。
A、
RS触发器
B、
同步RS触发器
C、
主从RS触发器
D、
主从JK触发器
答案是：D
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
使用与非门组成的基本RS锁存器电路中不存在反馈。
答案是：×
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
基本RS锁存器存在约束项。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
基本RS锁存器可由与非门构成，也可由或非门构成。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
描述锁存器逻辑功能的方法有（ ）
A、
状态转换表
B、
特性方程
C、
状态转换图
D、
波形图
答案是：ABCD
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
触发器的存储状态仅在时钟脉冲边沿（上升沿或下降沿）才有可能发生改变。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
触发器是边沿触发的存储元件。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
锁存器是电平敏感的存储元件。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
一个触发器可记录一位二进制代码，它有（ ）个稳定状态。
A、
1
B、
2
C、
3
D、
4
答案是：B
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
若需比较111 0000 101和11 0000 101两个二进制数的大小，需要（ ）74x85级联才能完成比较。
A、
2
B、
3
C、
4
D、
5
答案是：B
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
在多数码管动态扫描显示电路中，一块74X139集成块中有（ ）个相同逻辑单元。
A、
1
B、
2
C、
3
D、
4
答案是：B
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
在多数码管动态扫描显示电路中，74X153集成块属于（ ）
A、
八选一数据选择器
B、
四选一数据选择器
C、
数据分配器
D、
译码器
答案是：B
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
在多数码管动态扫描显示电路中，74X48集成块属于（ ）
A、
编码器
B、
加法器
C、
数据选择器
D、
显示译码器
答案是：D
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
如图所示逻辑电路，可将数据D经74x138分配至Y3。
答案是：×
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
编码规则不同，对同一对象的编码结果可以不同。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
若在编码器中有50个编码对象，则要求输出二进制代码位数至少有 位。
答案是：第一空：
6
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
组合逻辑电路分析的过程本质上就是逻辑函数不同形式之间的转换过程。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
若给定某一确定的逻辑图，它反映的逻辑关系所对应的逻辑描述是唯一的。
答案是：×
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
逻辑图、逻辑表达式、真值表都是逻辑函数的表示方法，它们都是逻辑问题的抽象形式。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
组合逻辑路的分析就是指，给定一个逻辑电路的原理图，通过分析说明它实现的逻辑功能。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
如图所示电路，当A，B，C依次取000、001，010，011，100，101，110，111时，Y的取值依次为（ ）
（60.0分）
A、
10000000
B、
10000001
C、
11000000
答案是：D
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
组合逻辑电路只能使用是传统的集成逻辑门电路实现，而不能使用FGPA等可编程逻辑器件实现。
答案是：×
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
组合逻辑电路输出与输入之间可以用逻辑函数表示。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
组合逻辑电路可以有一个或多个输入，也可有一个或多个输出。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
关于组合逻辑电路，以下说法正确的有（ ）。
A、
不含存储元件。
B、
只存在从输入到输出的通路，没有反馈回路。
C、
任意时刻的输出仅取决于该时刻的输入。
D、
有什么样的输入
答案是：ABCD
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
CMOS集成逻辑门比TTL集成逻辑门的工作电压范围更宽。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
逻辑电路的输出从一种状态变为另一种状态所需要的时间，称为转换时间。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
扇出系数就是指门电路的输出端可以驱动同类逻辑门电路的最多个数。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
噪声容限是衡量器件或逻辑电路的抗干扰性能力的参数。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
工作电压是指为了使器件正常工作，实现特定逻辑功能所外接的电源电压。
TTL集成逻辑门的工作电压在2~6V之间都可以。
答案是：×
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
以下实现与非逻辑关系的门电路有（ ）
A、
74HC00
B、
74HC10
C、
74HC20
D、
74LS00
答案是：ABCD
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
74系列的传输延迟时间一般在（ ）数量级，
A、
皮秒
B、
纳秒
C、
微秒
D、
毫秒
答案是：B
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
以下实现异或的集成块为（ ）
A、
74HC86
B、
74HC125
C、
74HC08
D、
74HC32
答案是：A
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
74HC02实现的逻辑关系为（ ）。
A、
与非
B、
或非
C、
异或
D、
与或
答案是：B
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
74LS04实现逻辑（ ）。
A、
非
B、
或
C、
与
D、
与非
答案是：A
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
本课程使用的集成门电路，以制作工艺为分类标准，可分为CMOS型和（ ）型。
注：用大写英文字母作答。
答案是：第一空：
TTL
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
以下集成门电路，（ ）速度最快
A、
RTL集成门电路
B、
DTL集成门电路
C、
TTL集成门电路
答案是：C
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
在逻辑门电路中，可将某段电压抽象为高电平。例如，根据实际情况，可以规定3.6V~5V为高电平，也可以规定2.3~3.3V电压规定为高电平。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
使用场效应管实现CMOS反相器的电路中（如下图），工作时必然有一只MOS管导通，而另一只截止。
答案是：对
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术
逻辑门是能实现基本和常用逻辑运算 的电子电路。
答案是：√
更新时间:2023/4/3 12:59:00
出自:兰州工业学院数字电子技术 目前为： 1/2 页 首页 上页 下页 尾页