下图电路中，A3A2A1A0=0110,B3B2B1B0=0011，CI的初始值为0，经过4个CLK信号作用后，A3A2A1A0的数据为（ ）
A.0001
B.110
C.11
D.:1001
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
下列说法正确的是
A.加法器不可以设计成减法器
B.用加法器可以设计任何组合逻辑电路
C.:用加法器不可以设计组合逻辑电路
D.用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
逻辑电路如图所示，当A=“0”，B=“1”时，脉冲来到后 ,触发器 ( )
A.翻转
B.保 持 原 状 态
C.置“0”
D.置“1”
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
下图电路中，74LS161构成了（ ）
A.十二进制计数器
B.七进制计数
C.十六进制计数器
D.十三进制计数器
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成（ ）状态。
A.0
B.:1
C.0、1都可
D.不确定
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
VIL表示什么含义
A.输出低电平
B.输入高电平
C.输出高电平
D.输入低电平
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
下列等式正确的是（ ）
A.A+AB+B=A+B
B.AB+AB′=A+B
C.A(AB)′=A+B′
D.A(A+B+C)′=B′
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
用四选一数据选择器实现函数Y= A1A0+ A1′A0，应使
A.D0=D2=0，D1=D3=1
B.:D0=D2=1，D1=D3=0
C.:D0=D1=0，D2=D3=1
D.D0=D1=1，D2=D3=0
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
图中为TTL门电路，其输出为（ ）状态
A.高电平
B.低电平
C.高阻态
D.:不确定
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
+17的8位二进制原码是（ ）
A.11110001
B.11101111
C.1101111
D.:00010001
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
下列说法不正确的是（ ）
A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同
B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数
C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
逻辑函数Y＝（A’＋D）(A C＋B C’) ’＋A B D’ 的Y’ 是（ ）
A.(AD’+(A’+C’)(B’+C))(A’+B’+D)
B.:(AD’+((A’+C’)(B’+C))’)(A’+B’+D)
C.AD’+(A’+
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
以下代码中为无权码的为（ ）
A.8421BCD码
B.2421BCD码
C.5211BCD码
D.格雷码
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
逻辑函数Y(A, B, C, D)=∑m(1,2,4,9,10,11,12)的最简与或式为（ ）
A.BC’D’+B’D+AB’C
B.:BC’D’+AB’D+ B’CD’
C.B’+C’D’
D.BC’D’+AB’D+B’C’D+
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
触发器的状态转换图如下，则它是：（ ）
A.T触发器
B.:SR触发器
C.:JK触发器
D.D触发器
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
3线—8线译码器74HC138，当片选信号S1S2′S3′为（）时，芯片被选通
A.10
B.100
C.1
D.:101
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
下列说法不正确的是（ ）
A.同步时序电路中，所有触发器状态的变化都是同时发生的
B.异步时序电路的响应速度与同步时序电路的响应速度完全相同
C.异步时序电路的响应速度比同步时序电路的响应速度慢
D.异步时序电路中，触发器状态的变化
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？
A.一样
B.不一样
C.:有时一样，有时不一样
D.:不确定
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
把每三位二进制数分为一组，用等值的八进制数表示。 8 : 一位十六进制数可以用（ ）位二进制数来表示。
A.1
B.2
C.4
D.16
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
(1010.111)2的等值八进制数是（ ）
A.10. 7
B.12. 7
C.12. 5
D.10. 5
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
一个同步时序逻辑电路可用（ ）三组函数表达式描述
A.最小项之和、最大项之积和最简与或式
B.逻辑图、真值表和逻辑式
C.输出方程、驱动方程和状态方程
D.输出方程、特性方程和状态方程
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）
A.A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3
B.:A1′A0′D0
C.A1′A0D1
D.A1A0′D2
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 4 : 图中为CMOS门电路，其输出为（ ）状态
A.高电平
B.:低电平
C.高阻态
D.不确定
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
利用公式A+AB′=A和A+A′B=A+B进行化简 3 : (1001111)2的等值十进制数是（ ）
A.97
B.:15.14
C.83
D.79
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（）
A.Y=A
B.:Y=B
C.Y=A+B
D.:Y=A′+B′
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（ ）。
A.0
B.1
C.Q.
D.不确定
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
它们的逻辑关系是
A.21FFF
B.21FF
C.21
D.1F和2F互为对偶式
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
如果触发器的次态仅取决于CP（ ）时输入信号的状态，就可以克服空翻。
A.上升（下降）沿
B.高电平
C.低电平
D.无法确定
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
在CP作用下，欲使T触发器具有Qn+1 =__n Q的功能，其T端应接
A.1
B.0
C.n Q
D.__ n Q
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
下列触发器中没有约束条件的是
A.基本ＲＳ触发器
B.主从ＲＳ触发器
C.钟控ＲＳ触发器
D.边沿Ｄ触发器
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
Y0Y 输出线的状态是
A.0
B.10
C.101
D.111
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
时序逻辑电路中一定是含
A.触发器
B.组合逻辑电路
C.移位寄存器
D.译码器
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
逻辑数F=AB+BC，当变量的取值为（ ）时，将出现冒险现象。
A.B=C=1
B.B=C=0
C.A=1，C=
D.C=
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
在下列逻辑电路中，不是组合逻辑电路的是
A.译码器
B.编码器
C.全加器
D.寄存器
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
在何种情况下，“或非”运算的结果是逻辑“0”。
A.全部输入为“0”
B.全部输入为“1”
C.任一输入为“0”，其他输入为“1”
D.任一输入为“1”
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
某计数器由四个触发器组成，触发器时钟脉冲CP及输出端3Q、2Q、1Q、0Q的波形 如图所示，高位到低位依次是3Q到0Q，则该计数器是（ ）计数器。
A.十二进制加法
B.十二进制减法
C.十进制加法
D.十一进制加法
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
施密特触发器常用于对脉冲波形的
A.延时和定时
B.计数与寄存
C.整形与变换
D.A BAB UCC F
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
下列哪种电路没有稳态
A.多谐振荡器
B.单稳态触发器
C.基本RS触发器
D.RS触发器
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
如果一个半导体储存器中有m位地址线，则应有（ ）个储存单元，若输出位数为n位，则其存储容量为（ ）位
A.m、m×n
B.2m、2n
C.2m、2n
D.2m、 2m×n
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
时序逻辑电路中一定包含
A.触发器
B.组合逻辑电路
C.移位寄存器
D.译码器
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
引起组合逻辑电路中竟争与冒险的原因是
A.逻辑关系错；
B.干扰信号
C.电路延时；
D.电源不稳定
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
74LS138是3线-8线译码器，译码输出为低电平有效，若 输入A2A1A0=100时，输出
A.00010000，
B.1110111
C.1111011
D.111
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是 F＝
A.A⊕B
B.BAA
C.ABBA
D.ABBA
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
15,14,10,9,8,4,3,2(),,,(1DCBAF,DACCBADCBAABCCBAFFFFFF2,它 们的逻辑关系是
A.21FF
B.1FFF
C.21
D.1F和2F互为对偶式
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
利用定时器555可以设计实现（ ）
A.全加器
B.多谐振荡器
C.寄存器
D.译码器
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
时序逻辑电路通常由门电路和（ ）组成
A.存储电路
B.寄存器
C.译码器
D.译码
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
时序逻辑电路一般可以分两类，即（ ）
A.组合逻辑电路和时序逻辑电路
B.门电路和触发
C.同步型和异步型
D.模拟电路和数字电路
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
以下何种电路具有记忆能力（ ）
A.门电路
B.组合逻辑电路
C.时序逻辑电路
D.多谐振荡电路
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
计数器是（ ）
A.时序逻辑器件
B.组合逻辑器件
C.定时器件
D.整形器件
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
时序逻辑电路设计的任务是（ ）
A.给定功能，通过一定的步骤设计出时序电路
B.研究电路的可靠性
C.研究电路如何提高速度
D.给定电路，通过一定的步骤说明电路的功能
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
输入100Hz脉冲信号，要获得10HZ的输出脉冲信号需要用多少进制计数器实现（ ）
A.100进制
B.10进制
C.50进制
D.5进制
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
TTL门电路的工作电源一般是（ ）
A.25 v
B.+5V
C.3V—18V
D.8V
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
由门电路组成的全加器是 ( )
A.时序逻辑器件
B.组合逻辑器件
C.脉冲逻辑器件
D.以上答案都不正确
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
共阳型七段数码管各段点亮需要( )
A.高电平
B.接电源
C.低电平
D.接公共端
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
74138是（ ）
A.时序逻辑器件
B.组合逻辑器件
C.定时器件
D.整形器件
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
常用的一种3-8线译码器是（ ）
A.74148
B.74138
C.7448
D.74151
答案是：参考答案：B
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
组合逻辑电路不含有（ ）
A.记忆能力的器件
B.门电路和触发器
C.门电路
D.运算器
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
逻辑电路的分析任务是（ ）
A.给定功能，通过一定的步骤设计出电路
B.研究电路的可靠性
C.研究电路如何提高速度
D.给定电路，通过一定的步骤说明电路的功能
答案是：参考答案：D
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
TTL门电路是采用以下什么设计的门电路（ ）
A.双极型三极管
B.单极型MOS管
C.二极管
D.三态门
答案是：参考答案：A
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路
利用三极管的截止状态和什么状态实现开关电路的断开和接通（ ）
A.放大状态
B.击穿状态
C.饱和状态
D.导通状态
答案是：参考答案：C
更新时间:2023/4/3 12:59:00
出自:郑州工业应用技术学院数字逻辑电路 目前为： 3/4 页 首页 上页 下页 尾页