[填空题,3.4分] 在VerilogHDL的逻辑运算中，设a=2，b=0，则a&&b结果为（），a||b结果为（）。